Altera Stratix V Avalon-MM Interface for PCIe Solutions Uživatelský manuál Strana 146

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 184
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 145
According to the PCI Express Base Specification, if MSI_enable=0 and the Disable Legacy Interrupt
bit=1 in the Configuration Space Command register (0x004), the Hard IP should not send legacy interrupt
messages when an interrupt is generated.
9-22
Interrupt Handler Block
UG-01097_avmm
2014.12.15
Altera Corporation
IP Core Architecture
Send Feedback
Zobrazit stránku 145
1 2 ... 141 142 143 144 145 146 147 148 149 150 151 ... 183 184

Komentáře k této Příručce

Žádné komentáře