Altera Stratix V Avalon-MM Interface for PCIe Solutions Uživatelský manuál Strana 112

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 184
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 111
Clock Summary
Table 6-4: Clock Summary
Name Frequency Clock Domain
coreclkout_hip
62.5, 125 or 250 MHz Avalon-ST interface between the Transaction and
Application Layers.
pld_clk
62.5, 125, or 250 MHz Application and Transaction Layers.
refclk 100 or 125 MHz SERDES (transceiver). Dedicated free running input
clock to the SERDES block.
reconfig_xcvr_clk
100 –125 MHz Transceiver Reconfiguration Controller.
6-8
Clock Summary
UG-01097_avmm
2014.12.15
Altera Corporation
Reset and Clocks
Send Feedback
Zobrazit stránku 111
1 2 ... 107 108 109 110 111 112 113 114 115 116 117 ... 183 184

Komentáře k této Příručce

Žádné komentáře