Altera Arria V Avalon-ST manuály

Uživatelské manuály a uživatelské příručky pro Měřící nástroje Altera Arria V Avalon-ST.
Poskytujeme 1 manuály pdf Altera Arria V Avalon-ST ke stažení zdarma podle typů dokumentů: Uživatelský manuál

Altera Arria V Avalon-ST Uživatelský manuál (248 strany)

Značka: Altera | Kategorie: Měřící nástroje | Velikost: 2.09 MB |

Tabulka s obsahem

User Guide

Datasheet

Features

Release Information

Device Family Support

Altera FPGA

Arria V or Cyclone V FPGA

Debug Features

IP Core Verification

Recommended Speed Grades

Qsys Design Flow

Generating the Testbench

Simulating the Example Design

Directory Description

Modifying the Example Design

Parameter Settings

Parameter Value Description

Link Capabilities

Device Capabilities

Error Reporting

Slot Capabilities

Power Management

<n>

Legacy Interrupt

Application Layer

Avalon‑ST RX Interface

Signal Direction Description

Packet TLP

Aligned Addresses

Avalon-ST TX Interface

Clock Signals

Reset Signals

Hard IP Status

Error Signals

ECRC Forwarding

Interrupts for Endpoints

Completion Side Band Signals

Signal Directi

Description

Field and Bit Map

0134678951

LMI Signals

Hard IP for PCIe

Power Management Signals

15 011623 8 2791213142431

Bits Field Description

Serial Interface Signals

9 Ch 18 Ch

Variant Data CMU Clock

PIPE Interface Signals

Test Signals

Registers

100

Altera Corporation

100

Send Feedback

100

2014.12.15

101

Altera-Defined VSEC Registers

104

CvP Registers

105

Bits Register Description

109

Reset and Clocks

112

Example Design

113

Hard IP for PCI Express

113

Clock Domains

116

Data Rate Frequency

117

Related Information

117

Clock Summary

118

Interrupts

119

Figure 7-1: MSI Handler Block

120

Allocated

121

Implementing MSI-X Interrupts

122

Legacy Interrupts

124

Interrupts for Root Ports

125

Error Handling

126

Physical Layer Errors

127

Data Link Layer Errors

127

Transaction Layer Errors

128

Error Type Description

129

Status Bit Conditions

132

IP Core Architecture

134

Hard IP for PCI Express

135

Top-Level Interfaces

136

Avalon-ST Interface

136

Clocks and Reset

136

Hard IP Reconfiguration

137

Transceiver Reconfiguration

137

Transaction Layer

138

Configuration Space

139

Data Link Layer

140

Physical Layer

142

TX Packets

143

Multi-Function Support

144

Supported Message Types

146

INTX Messages

146

Power Management Messages

147

Error Signaling Messages

148

Locked Transaction Message

149

Slot Power Limit Message

149

Vendor-Defined Messages

149

Hot Plug Messages

150

Receive Buffer Reordering

152

Using Relaxed Ordering

154

Throughput Optimization

157

Throughput of Posted Writes

159

Design Implementation

161

Making Pin Assignments

162

Optional Features

163

ECRC on the RX Path

164

ECRC on the TX Path

165

168

Testbench and Design Example

171

Root Port Testbench

174

Chaining DMA Design Examples

174

Root Complex

176

Chaining DMA

176

Hard IP for

176

PCI Express

176

BAR/Address Map

179

Memory BAR Mapping

180

Bit Field Description

181

Addr Register Name

181

Byte Address

184

Offset to Base

184

Descriptor Type Description

184

Bits[21:18] Bit[17] Bit[16]

185

Descriptor Field Endpoint

185

RC Access Description

185

Test Driver Module

186

DMA Write Cycles

187

Shared Memory

188

DMA Read Cycles

189

Registers (BAR2)

190

Root Port Design Example

191

Root Port

192

Variation

192

(variation_name.v)

192

Root Port BFM

193

BFM Configuration Procedures

194

BFM Request Interface

194

BFM Memory Map

195

Offset (Bytes) Description

197

BFM Procedures and Functions

201

Location altpcietb_bfm_rdwr.v

202

Express address

203

Shared Memory Constants

210

Constant Description

211

Location

216

Debugging Simulations

228

Debugging

229

Setting Up Simulation

232

Use Third-Party PCIe Analyzer

234

BIOS Enumeration Issues

234

Address[31:2]

235

Figure A-6: I/O Read Request

237

7 6 5 4 3 2 1 0

241

Core Config 8 4 1

241

Additional Information

243

Date Version Changes Made

244

How to Contact Altera

246

Typographic Conventions

247

Visual Cue Meaning

248

Další produkty a příručky pro Měřící nástroje Altera

Modely	Typ Dokumentu
DDR3 SDRAM High-Performance Controller and ALTMEMP	Uživatelský manuál Altera DDR3 SDRAM High-Performance Controller and ALTMEMPHY IP User Manual, 10 stránky
Arria 10 Avalon-ST	Uživatelský manuál Altera Arria 10 Avalon-ST User Manual, 275 stránky
Avalon Verification IP Suite	Uživatelský manuál Altera Avalon Verification IP Suite User Manual, 224 stránky
FFT MegaCore Function	Uživatelský manuál Altera FFT MegaCore Function User Manual, 50 stránky
DDR SDRAM High-Performance Controllers and ALTMEMP	Uživatelský manuál Altera DDR SDRAM High-Performance Controllers and ALTMEMPHY IP User Manual, 140 stránky
Floating-Point	Uživatelský manuál Altera Floating-Point User Manual, 157 stránky
Integer Arithmetic IP	Uživatelský manuál Altera Integer Arithmetic IP User Manual, 157 stránky
Embedded Peripherals IP	Uživatelský manuál Altera Embedded Peripherals IP User Manual, 336 stránky
JESD204B IP	Uživatelský manuál Altera JESD204B IP User Manual, 158 stránky
Low Latency Ethernet 10G MAC	Uživatelský manuál Altera Low Latency Ethernet 10G MAC User Manual, 109 stránky
LVDS SERDES Transmitter / Receiver	Uživatelský manuál Altera LVDS SERDES Transmitter / Receiver User Manual, 72 stránky
Nios II Embedded Evaluation Kit Cyclone III Editio	Uživatelský manuál Altera Nios II Embedded Evaluation Kit Cyclone III Edition User Manual, 3 stránky
IP Compiler for PCI Express	Uživatelský manuál Altera IP Compiler for PCI Express User Manual, 372 stránky
Parallel Flash Loader IP	Uživatelský manuál Altera Parallel Flash Loader IP User Manual, 57 stránky
Nios II Embedded Evaluation Kit Cyclone III Editio	Uživatelský manuál Altera Nios II Embedded Evaluation Kit Cyclone III Edition User Manual, 80 stránky
Nios II C2H Compiler	Uživatelský manuál Altera Nios II C2H Compiler User Manual, 138 stránky
RAM-Based Shift Register	Uživatelský manuál Altera RAM-Based Shift Register User Manual, 26 stránky
RAM Initializer	Uživatelský manuál Altera RAM Initializer User Manual, 36 stránky
Phase-Locked Loop Reconfiguration IP Core	Uživatelský manuál Altera Phase-Locked Loop Reconfiguration IP Core User Manual, 51 stránky
SCFIFO	Uživatelský manuál Altera SCFIFO User Manual, 28 stránky

Altera Arria V Avalon-ST manuály

Altera Arria V Avalon-ST Uživatelský manuál (248 strany)

Tabulka s obsahem

Další produkty a příručky pro Měřící nástroje Altera

Altera zařízení