Altera DDR SDRAM High-Performance Controllers and ALTMEMP manuály

Uživatelské manuály a uživatelské příručky pro Měřící nástroje Altera DDR SDRAM High-Performance Controllers and ALTMEMP.
Poskytujeme 1 manuály pdf Altera DDR SDRAM High-Performance Controllers and ALTMEMP ke stažení zdarma podle typů dokumentů: Uživatelský manuál

Altera DDR SDRAM High-Performance Controllers and ALTMEMP Uživatelský manuál (140 strany)

Značka: Altera | Kategorie: Měřící nástroje | Velikost: 2.82 MB |

Tabulka s obsahem

ALTMEMPHY IP User Guide

Contents

Chapter 7. Latency

Chapter 8. Timing Diagrams

1. About This IP

Release Information

Device Family Support

Features

Unsupported Features

MegaCore Verification

Resource Utilization

System Requirements

Installation and Licensing

1–8 Chapter 1: About This IP

2. Getting Started

SOPC Builder Flow

Qsys Flow

Completing the Qsys System

Specifying Parameters

HardCopy Guidelines

Generated Files

3. Parameter Settings

Memory Settings

ALTMEMPHY Parameter Settings

Note to Table 3–3:

Note to Table 3–5:

PHY Settings

Board Settings

■ Memory Settings

■ PHY Settings

■ Board Settings

■ Controller Settings

Controller Settings

4. Compiling and Simulating

Compiling the Design

Simulating the Design

Block Description

Calibration

Address and Command Datapath

), or the inverted

Clock and Reset Management

Notes to Table 5–4:

Note to Table 5–2:

Cyclone III Devices

Read Datapath

Note to Figure 5–6:

Note to Figure 5–8:

Devices

GX Devices

ALTMEMPHY Signals

Notes to Table 5–5:

Note to Table 5–5:

Notes to Table 5–7:

PHY-to-Controller Interfaces

Altera Device

-- a --b

Figure 5–15. Full-Rate Reads

Figure 5–16. Half-Rate Reads

Notes to Figure 5–17:

Notes to Figure 5–18:

Notes to Figure 5–19:

Notes to Figure 5–20:

Preliminary Steps

Design Considerations

Clocks and Resets

Using a Custom Controller

Partial Write Operations

6. Functional Description—

Avalon-ST Input Interface

Command Generator

Timing Bank Pool

Arbitration Rules

CSR Interface

Data Reordering

Pre-emptive Bank Management

Quasi-1T and Quasi-2T

User Autoprecharge Commands

User-Controlled Self-Refresh

DDR2 SDRAM

100

Partial Writes

101

Partial Bursts

102

External Interfaces

103

Memory Side-Band Signals

104

Top-Level Signals Description

105

■ Full rate controllers

107

■ Half rate controllers

107

Sequence of Operations

111

Read Command

112

Read-Modify-Write Command

112

Example Top-Level File

113

Example Driver

114

116

Controller Register Map

118

7. Latency

123

7–2 Chapter 7: Latency

124

Note to Table 7–2:

125

SDRAM values

126

Handbook

127

7–6 Chapter 7: Latency

128

8. Timing Diagrams

129

Half-Rate Read

130

Half-Rate Write

132

Full-Rate Read

134

Full-Rate Write

136

Additional Information

139

Typographic Conventions

140

Další produkty a příručky pro Měřící nástroje Altera

Modely	Typ Dokumentu
Floating-Point	Uživatelský manuál Altera Floating-Point User Manual, 157 stránky
Integer Arithmetic IP	Uživatelský manuál Altera Integer Arithmetic IP User Manual, 157 stránky
Embedded Peripherals IP	Uživatelský manuál Altera Embedded Peripherals IP User Manual, 336 stránky
JESD204B IP	Uživatelský manuál Altera JESD204B IP User Manual, 158 stránky
Low Latency Ethernet 10G MAC	Uživatelský manuál Altera Low Latency Ethernet 10G MAC User Manual, 109 stránky
LVDS SERDES Transmitter / Receiver	Uživatelský manuál Altera LVDS SERDES Transmitter / Receiver User Manual, 72 stránky
Nios II Embedded Evaluation Kit Cyclone III Editio	Uživatelský manuál Altera Nios II Embedded Evaluation Kit Cyclone III Edition User Manual, 3 stránky
IP Compiler for PCI Express	Uživatelský manuál Altera IP Compiler for PCI Express User Manual, 372 stránky
Parallel Flash Loader IP	Uživatelský manuál Altera Parallel Flash Loader IP User Manual, 57 stránky
Nios II Embedded Evaluation Kit Cyclone III Editio	Uživatelský manuál Altera Nios II Embedded Evaluation Kit Cyclone III Edition User Manual, 80 stránky
Nios II C2H Compiler	Uživatelský manuál Altera Nios II C2H Compiler User Manual, 138 stránky
RAM-Based Shift Register	Uživatelský manuál Altera RAM-Based Shift Register User Manual, 26 stránky
RAM Initializer	Uživatelský manuál Altera RAM Initializer User Manual, 36 stránky
Phase-Locked Loop Reconfiguration IP Core	Uživatelský manuál Altera Phase-Locked Loop Reconfiguration IP Core User Manual, 51 stránky
SCFIFO	Uživatelský manuál Altera SCFIFO User Manual, 28 stránky
SDI II MegaCore	Uživatelský manuál Altera SDI II MegaCore User Manual, 89 stránky
SerialLite II IP Core	Uživatelský manuál Altera SerialLite II IP Core User Manual, 110 stránky
Serial Digital Interface (SDI) MegaCore Function	Uživatelský manuál Altera Serial Digital Interface (SDI) MegaCore Function User Manual, 140 stránky
100G Development Kit, Stratix V GX Edition	Uživatelský manuál Altera 100G Development Kit, Stratix V GX Edition User Manual, 44 stránky
100G Interlaken MegaCore Function	Uživatelský manuál Altera 100G Interlaken MegaCore Function User Manual, 111 stránky

Altera DDR SDRAM High-Performance Controllers and ALTMEMP manuály

Altera DDR SDRAM High-Performance Controllers and ALTMEMP Uživatelský manuál (140 strany)

Tabulka s obsahem

Další produkty a příručky pro Měřící nástroje Altera

Altera zařízení