search

Altera Video and Image Processing Suite Uživatelský manuál Strana 157

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 310
  • Tabulka s obsahem
  • KNIHY
    • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 156
Control Synchronizer Signals
Table 11-2: Control Synchronizer Signals
Signal Direction Description
clock Input The main system clock. The IP core operates on the rising
edge of this signal.
reset Input The IP core asynchronously resets when this signal is high.
You must deassert this signal synchronously to the rising
edge of the clock signal.
din_data Input din port Avalon-ST data bus. This bus enables the
transfer of pixel data into the IP core.
din_endofpacket Input din port Avalon-ST endofpacket signal. This signal
marks the end of an Avalon-ST packet.
din_ready Output din port Avalon-ST ready signal. This signal indicates
when the IP core is ready to receive data.
din_startofpacket Input din port Avalon-ST startofpacket signal. This signal
marks the start of an Avalon-ST packet.
din_valid Input din port Avalon-ST valid signal. This signal identifies the
cycles when the port must enter data.
dout_data Output dout port Avalon-ST data bus. This bus enables the
transfer of pixel data out of the IP core.
dout_endofpacket Output dout port Avalon-ST endofpacket signal. This signal
marks the end of an Avalon-ST packet.
dout_ready Input dout port Avalon-ST ready signal. The downstream
device asserts this signal when it is able to receive data.
dout_startofpacket Output dout port Avalon-ST startofpacket signal. This signal
marks the start of an Avalon-ST packet.
dout_valid Output dout port Avalon-ST valid signal. The IP core asserts this
signal when it produces data.
slave_av_address Input slave port Avalon-MM address bus. This bus specifies a
word offset into the slave address space.
slave_av_read Output slave port Avalon-MM read signal. When you assert this
signal, the slave port sends new data at readdata.
slave_av_readdata Output slave port Avalon-MM readdata bus. The IP core uses
these output lines for read transfers.
slave_av_write Input slave port Avalon-MM write signal. When you assert this
signal, the gamma_lut port accepts new data from the
writedata bus.
UG-VIPSUITE
2015.05.04
Control Synchronizer Signals
11-5
Control Synchronizer IP Core
Altera Corporation
Send Feedback
Zobrazit stránku 156
1 2 ... 152 153 154 155 156 157 158 159 160 161 162 ... 309 310

Komentáře k této Příručce

Žádné komentáře
Související produkty a manuály pro Měřící nástroje Altera Video and Image Processing Suite
Měřící nástroje Altera MAX V CPLD Development Board Uživatelský manuál   (24 stránky)
Měřící nástroje Altera DSP Development Kit, Stratix V Edition Uživatelský manuál   (74 stránky)
Měřící nástroje Altera SDI HSMC Uživatelský manuál   (36 stránky)
Měřící nástroje Altera SDC and TimeQuest API Uživatelský manuál   (168 stránky)
Měřící nástroje Altera Stratix IV GX FPGA Development Board Uživatelský manuál   (78 stránky)
Měřící nástroje Altera Stratix IV E FPGA Development Board Uživatelský manuál   (72 stránky)
Měřící nástroje Altera Transceiver Signal Integrity Development Kit, Stra Uživatelský manuál   (42 stránky)
Měřící nástroje Altera Transceiver Signal Integrity Development Kit, Stra Uživatelský manuál   (58 stránky)
Měřící nástroje Altera Arria GX Development Board Uživatelský manuál   (42 stránky)
Měřící nástroje Altera Arria V GT FPGA Development Board Uživatelský manuál   (86 stránky)
Měřící nástroje Altera Arria V GX FPGA Development Board Uživatelský manuál   (90 stránky)
Měřící nástroje Altera Arria V GX Starter Board Uživatelský manuál   (62 stránky)
Měřící nástroje Altera Quartus II Scripting Uživatelský manuál   (634 stránky)
Měřící nástroje Altera Arria V SoC Development Board Uživatelský manuál   (70 stránky)
Měřící nástroje Altera Cyclone II EP2C35 PCI Development Board Uživatelský manuál   (50 stránky)
Měřící nástroje Altera Cyclone II DSP Development Board Uživatelský manuál   (112 stránky)
Měřící nástroje Altera Cyclone II FPGA Starter Development Board Uživatelský manuál   (56 stránky)
Měřící nástroje Altera Cyclone III FPGA Starter Board Uživatelský manuál   (32 stránky)
Měřící nástroje Altera Cyclone III Development Board Uživatelský manuál   (80 stránky)
Měřící nástroje Altera Cyclone III LS FPGA Development Board Uživatelský manuál   (58 stránky)
  • American Fibertek Bogo New York Wire Jscar M-Spa
  • SanDisk Příslušenství pro míchačky / kuchyňské roboty Indesit Ledničky s mrazničkou HP Monitory s dotykovou obrazovkou Nesco Hluboké fritézy D-Link Síťové přepínače
  • Great Northern 6057 Samsung LN32B530P7F Audiovox D9104 Electrolux EDH3885GFE Samsung 610
  • Western-digital My Cloud User Manual Uživatelský manuál Toshiba TDP-P4 Uživatelský manuál Electrolux EOA93400AX Uživatelský manuál Electrolux EOB63100X Uživatelský manuál RAM RAM TRUCK 2500 Uživatelský manuál