Altera Stratix GX Uživatelská příručka Strana 263

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 318
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 262
Altera Corporation 9–37
January 2005 Stratix GX Transceiver User Guide
Reset Control & Power Down
begin
rxdigitalreset_inclk <= 1'b0;
rxanalogreset_inclk <= 1'b0;
pll_areset <= 1'b0;
state <= IDLE;
end
STROBE_TXPLL_LOCKED: if (sync_reset) //Synchronous Reset
can be asserted in IDLE state (After reset seq has finished)
begin
rxdigitalreset_inclk <= 1'b1;
rxanalogreset_inclk <= 1'b1;
pll_areset <= 1'b1;
state <= STROBE_TXPLL_LOCKED;
end
//Wait untill the TXPLL is locked to inclk and TX PLL has a
stable output clock which is also fed to RX CRU
else if (pll_locked)
begin
state <= STABLE_TX_PLL;
rxdigitalreset_inclk<= 1'b1;
rxanalogreset_inclk <= 1'b0;
pll_areset <= 1'b0;
end
else
begin
state <= STROBE_TXPLL_LOCKED;
rxdigitalreset_inclk <= 1'b1;
rxanalogreset_inclk <= 1'b1;
pll_areset <= 1'b0;
end
STABLE_TX_PLL: if (sync_reset) //Synchronous Reset can
be asserted in IDLE state (After reset seq has finished)
begin
rxdigitalreset_inclk <= 1'b1;
rxanalogreset_inclk <= 1'b1;
pll_areset <= 1'b1;
state <= STROBE_TXPLL_LOCKED;
end
else if (rx_freqlocked)
begin
state <= WAIT_STATE;
waitstate_timer <= waitstate_timer -
1'b1 ;
rxdigitalreset_inclk<= 1'b1;
rxanalogreset_inclk <= 1'b0;
pll_areset <= 1'b0;
end
else
begin
state <= STABLE_TX_PLL;
rxdigitalreset_inclk<= 1'b1;
Zobrazit stránku 262
1 2 ... 258 259 260 261 262 263 264 265 266 267 268 ... 317 318

Komentáře k této Příručce

Žádné komentáře