Altera Serial Digital Interface (SDI) MegaCore Function Uživatelský manuál Strana 124

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 140
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 123
A–2 Appendix A: Constraints
Specifying TimeQuest Timing Analyzer Constraints
Serial Digital Interface (SDI) MegaCore Function February 2013 Altera Corporation
User Guide
Figure A–1 shows the flow of the constraint design.
Figure A–1. Constraints Design Flow
Notes to Figure A–1:
(1) Applicable for SD-SDI only.
(2) Applicable for Soft SERDES only.
Step 2: Set Timing Exceptions
Step 1: Specify Clock Characteristics
Step 3: Minimize Timing Skew (2)
Set Multicyle Paths (1)
Define Setup and Hold (2)
Specify Asynchronous Clocks
- set_clock_group
(SD, HD, Dual link, 3G, DR, TR,)
- set_false_path
(SD, HD, Dual link, 3G, DR, TR,
Soft Transceiver)
Zobrazit stránku 123
1 2 ... 119 120 121 122 123 124 125 126 127 128 129 ... 139 140

Komentáře k této Příručce

Žádné komentáře